

GUILLAUME LAROCHE

537 159 676

MATHIS TREMBLAY

537 154 979

BENOIT AUDET

536 920 779

LABORATOIRE 4

MEMOIRE EXTERNE ET SECTIONS CRITIQUES

Travail présenté à Gabriel Gagnon-Turcotte

Systèmes microprocesseurs et interfaces

GIF-3002

Faculté des sciences et de génie

Département de génie électrique et de génie informatique

Université Laval

18 novembre 2025

Partie 1 :

1.1 Questions préparatoires sur la SDRAM




Figure 1. Capture d'écran de la SDRAM dans le STM32F429

Paramètres à configurer	Valeur
Nombre de bits pour les lignes	12 bits (A0–A11)
Nombre de bits pour les colonnes	8 bits (A0–A7)
Nombre de bits pour une donnée	16 bits (DQ0–DQ15)
Nombre de banques dans la SDRAM	4 banques (BA0, BA1)

Figure 2 : Tableau des paramètres à configurer pour le IS42S16400J-7TL

Q : Est-ce qu'il y a assez de broches connectées au STM32 sur les lignes d'adresse et décrivez de manière succincte la séquence d'événements permettant d'enregistrer une donnée dans une adresse X de la IS42S16400J7TL?

R₁ : Le STM32F429 Discovery connecte 12 lignes d'adresse (les mêmes que la figure 1).

R₂ : Liste des événements :

1. *ACTIVE COMMAND* : On doit sélectionner la banque (BA0, BA1) et la ligne de commencement.
2. On attend le tRDC.
3. *WRITE* : sélection de la colonne (A0–A7) et configuration de A10 (auto-precharge ou non).
 - a. Si *AUTO PRECHARGE* (A10) est sélectionner.
 - i. La ligne qui va être accéder est précharger a la fin du *WRITE burst*
 - b. Si *AUTO PRECHARGE* (A10) n'est pas sélectionner.

- i. La ligne va rester ouverte pour les prochains accès.
4. Un tableau en mémoire est écrit avec les données d'entrée correspondantes au niveau logique d'entrée DQ (bus de données physique qui contient les données à écrire) et DQM (décide si chaque octet du mot de 16 bits est écrit). Ils apparaissent simultanément.
5. Selon la valeur de DQM.
 - a. Si DQM est bas.
 - i. Les données sont écrites en mémoire.
 - b. Si DQM est haut.
 - i. Les données d'entrée sont ignorées (pas d'écriture)

Q : Quels paramètres correspond une commande de 0x231 dans le Mode Register de la mémoire. Sachant que 0x231 → 0010 0011 0001

Paramètres		
Burst length		001 (BL = 2)
Burst Type		0 (séquentiel)
CAS latency		001 (3 cycles)
Operating mode		00 (Standard Operation)
Write burst mode		0 (Burst write activé)

Figure 3 : Paramètres du mode register selon 0x231

Nom du Timings	Temps requis (ns)	Nb de coups d'horloge
t_{RC}	63	3
t_{RP}	15	1
t_{MRD}	N/A	2
t_{XSR}	70	3
t_{RAS}	42	2
t_{WR}	55,56	2
t_{RCD}	15	1
t_{REF}	64 000 000 max	N/A

Figure 4 : Timings de la mémoire SDRAM à 36MHz (période de 27,78ns)

Calculs

- $t_{RC} : t_{requis} = 63\text{ns}$ selon la fiche technique. Cycles = $63/27,78 = 2,27 \Rightarrow 3$
- $t_{RP} : t_{requis} = 15\text{ns}$ selon la fiche technique. Cycles = $15/27,78 = 0,54 \Rightarrow 1$
- $t_{MRD} : \text{Cycles} = 2$ selon la fiche technique
- $t_{XSR} : t_{requis} = 70\text{ns}$ selon la fiche technique. Cycles = $70/27,78 = 2,52 \Rightarrow 3$
- $t_{RAS} : t_{requis} = 42 \text{ à } 100\,000\text{ns}$ selon la fiche technique. Cycles = $42/27,78 = 1,51 \Rightarrow 2$.
- $t_{WR} : \text{Cycles} = 2$ selon la fiche technique. $t_{requis} = 2 \times 27,78 = 55,56\text{ns}$
- $t_{RCD} : t_{requis} = 15\text{ns}$ selon la fiche technique. Cycles = $15/27,78 = 0,54 \Rightarrow 1$
- $t_{REF} : t_{requis} = 64\,000\,000\text{ns}$ maximum à $<70^\circ\text{C}$ selon la fiche technique.

1.2.2. Registres FMC

Q : À quelle adresse commence la SDRAM Bank 2 ?

R : 0xD000 0000

Partie 2 :

2.1.1

X = 400

2.1.2

X = 1605

Soit 3 caractères s'affichent, soit zéro. Pendant que le premier caractère reçu a été traité et que le programme est dans la boucle d'attente, deux autres caractères arrivent et sont placés dans le Shift Register et dans le Data Register. Les caractères suivants n'ont aucune façon d'être stockés en attendant la fin de la boucle d'attente, donc ils sont perdus.

2.1.3

X = 1 000 000

Ce n'était pas vraiment perceptible avant ça.


2.1.4

Bits transmis = 7 bits de données + 1 bit de départ + 1 bit de parité + 1 bit de fin = 10 bits par caractère

Durée par caractère = 10 bits / 115200 bits/s = 86.8 us

Pour que Hello World! Soit complètement décalé, il faut que les 12 caractères soient décalés, donc $12 \times 86.8 \text{ us} = 1.04 \text{ ms}$

2.1.5




2.1.6

On peut voir que l'espacement entre les messages standards "Hello World!" subissent un décalage après l'envoi ponctuel du message. L'interruption avec $X=1000000$ prend 220 ms et les messages standards sont ensuite désynchronisés.

2.2.1

On peut voir que dans la chaîne "123456789\n", seulement '7' reste affiché. Avec cette méthode de programmation, on fait le traitement de l'écran dans la boucle de l'interruption. Ce n'est vraiment pas l'idéal, puisque ça entraîne une routine d'interruption très longue qui empêche d'autres processus standards. '7' doit être la dernière valeur stockée dans le Data Register et qui a pu être récupérée après l'exécution de la longue routine d'interruption.

2.2.2



L'interruption avec LCD_WriteChar() dans la routine dure 1.5 ms.

2.2.3

Ce qui prend le plus de temps dans la fonction est la transmission par SPI. La vitesse de transmission est limitée par la vitesse de communication à 115200 bits/s.